Yiting Lin>试卷(2015/06/29)

半導體工程題庫 下載題庫

104 年 - 104年高員三級鐵路人員_電子工程 半導體工程#22475 

选择:0题,非选:10题
立即測驗 
我要補題 回報試卷錯誤 試卷下載

【非選題】

一、有一均勻摻雜之 Si 晶片在 T = 300 K 時之能帶圖如下所示,求:


【題組】(一)此 Si 晶片之多數載子(majority carriers)為何種型態,n 型或 p 型?又此多數載子之 濃度為何?(10 分)

#23704
編輯私有筆記

【非選題】【題組】(二)此 Si 晶片之電阻係數(resistivity)約為多少?設 Si 之 ni = 1010 cm -3,且電子與電洞之 移動率各為 μn = 1600(公分)2 ∕(伏特.秒)與 μp = 450(公分)2 ∕(伏特.秒)。 (10 分)

#23705
編輯私有筆記

【非選題】

二、有一 n 通道之 Si MOSFET,設其長寬各為 L = W =1 μm,有效閘極氧化層厚度為 Toxe = 3.45 nm(有效閘極電容為 C oxe = 10-6 F/cm2 ),又閘極功函數ΦM = 4.03 eV,且 Si 材之摻雜濃度(bulk Si dopant concentration)為 NA = 1017 cm -3(其對應之 Si 材功函數 ΦS = 5.03 eV,最大空乏區寬度為 WT =100 nm)。設 T = 300 K,Si 之 ni = 1010 cm -3,求:

【題組】(一)若此元件之固定氧化電荷(fixed oxide charge),QF為每平方公分 1012的電子電荷, 則其平帶電壓,VFB,應為多少?(10 分)

#23706
編輯私有筆記

【非選題】【題組】(二)若此元件之空乏區電荷 Qdep為 1.6×10-7 C/ cm2 ,則其臨界電壓 VT為何?又此元件 為增強型或是空乏型(enhancement-mode or depletion-mode device),請說明理由? (10 分)

#23707
編輯私有筆記

【非選題】

三、請問答下列問題:

【題組】(一)何謂 MOSFET 之短通道效應?為何會發生此效應?又此效應發生時會對元件之特 性產生何種利或弊?為什麼?(10 分)

#23708
編輯私有筆記

【非選題】【題組】(二)何謂後退的濃度分布(retrograde channel doping profile),又其較常用於長通道 MOSFET 或短通道 MOSFET 之製作?為什麼?(10 分)

#23709
編輯私有筆記

【非選題】

四、在 T = 300 K 時,有一金屬與 Si 接觸,其接面形成之平衡能帶如下圖所示,呈現 整流態(rectifying metal-Si contact),設此 Si 之雜質摻雜濃度為 10-16 cm -3, 試求:


【題組】(一)此金屬∕Si 接觸之 Schottky 能障,ФB,及空乏區寬度,W,各為何?(10 分)

#23710
編輯私有筆記

【非選題】【題組】(二)若欲將此金屬∕Si 接觸製作成歐姆態(ohmic metal-Si contact),則應作何處理? (設 Si 之εSi 為 1.0×10-12 F/cm)(10 分)

#23711
編輯私有筆記

【非選題】

五、已知純 Si 之原子密度為 5×1022 cm -3,而 SiO2之分子密度為 2.2×1022 cm -3。設有一氧 化製程如下列程序: 
①初始為<100> 之 P 型 Si 晶片 
②成長 400 nm 之氧化層 
③進行微影蝕刻(Lithography) 
④乾蝕刻(Dry etch)氧化層 400 nm 
⑤去光阻 ⑥擴散(diffuse)磷雜質以得到(n+)區 
⑦濕氧化(wet oxidation)t 分鐘 下列左圖表示經步驟 6 後得到之結構,若將之再進行步驟 7 之氧化後其結構則如下列右圖。 試依據氧化的理論,計算:


【題組】(一)成長一單位體積之 SiO2時,將消耗多少體積之 Si?(10 分)

#23712
編輯私有筆記

【非選題】【題組】(二)下列右圖中之Δ d 為多少 μm?(10 分)

#23713
編輯私有筆記