寫作批改
VIP與詳解卡管理
私人筆記( 0 )
10.一個指令通常可分為擷取(fetch)、解碼 (decode)、執行 (ex..-阿摩線上測驗
【系統公告】頁面上方功能列及下方資訊全面更換新版，『舊用戶且擁有VIP』可再切回舊版。 前往查看
|
|
|
1F Alice Lee 國二上 (2015/06/03)
指令管線化（英語：Instruction pipeline）是為了讓計算機和其它數位電子裝置能夠加速指令的通過速度（單位時間內被執行的指令數量）而設計的技術。 管線化是假設程式執行時有一連串的指令要被執行（垂直座標i是指令集，水平座標表時間t）。絕大多數當代的CPU都是利用時脈驅動。 而CPU是由內部的邏輯閘與正反器組成。當受到時脈觸發時，正反器得到新的數值，並且邏輯閘需要一段時間來解析出新的數值，而當受到下一個時脈觸發時正反器又得到新的數值，以此類推。而藉由邏輯閘分散成很多小區塊，再讓正反器鏈接這些小區塊組，使邏輯閘輸出正確數值的時間延遲得以減少，這樣一來就可以減少指令執行所需要的周期。 舉例來說，典型的RISC管線被分解成五個階段，每個階段之間使用正反器鏈接。
|
2F csie 小三上 (2015/09/08)
超執行緒（HT, Hyper-Threading）是英特爾研發的一個技術，於2002年發佈。每個單位時間內，一個CPU只能處理一個執行緒（作業系統：thread），以這樣的單位進行，如果想要在一單位時間內處理超過一個執行緒是不可能的，除非是有兩個CPU的實體單元。雙核心技術是將兩個一樣的CPU放置於一個封裝內（或直接將兩個CPU做成一個晶片），而英特爾的HT技術是在CPU內部僅複製必要的資源、讓CPU模擬成兩個執行緒；也就是一個實體核心，兩個邏輯執行緒，在一單位時間內處理兩個執行緒的工作，模擬實體雙核心、雙執行緒運作。 SpeedStep技術，最早用於Pentium III Mobile處理器——一種筆記本所用的移動版CPU中，使CPU能在高、低兩個確定的頻率間切換，而且這種... 查看完整內容 |