三、金屬/氧化層/半導體(MOS)結構元件,已知氧化層 SiO2 厚度為 100 nm,其 εSiO2 = 3.9 εo,p 型矽之NA = 2✖1014 cm-3,其εSi = 11.9 εo,εo = 8.85✖10-14 F/cm, 常溫下 1 kT/q = 0.0259 V,q = 1.6✖ 10-19 C,ni = 1.5✖ 1010 cm-3,熱平衡時 電洞濃度 po = ni exp[(EFi - EF)/kT],其中 EFi 為本質費米能階,EF 為 p 型 矽之費米能階。假設氧化層與介面均為理想,MOS 之平能帶(flat-band) 電壓為 VFB = -0.5 V,於某閘極偏壓 VG 下,元件進入空乏區,矽表面剛好 呈現本質(intrinsic),假設此偏壓下空乏區內之電子與電洞濃度均遠小於 NA,對 MOS 元件請求出:(每小題 5 分,共 20 分)