112年 - 112 地方政府特種考試_四等_電力工程、電子工程、電信工程：電子學概要#118369

科目：電子學 | 年份：112年 | 選擇題數：0 | 申論題數：12

試卷資訊

所屬科目：電子學

選擇題 (0)

申論題 (12)

(一)利用克希荷夫電流定律（KCL）與理想運算放大器的虛接地（Virtual GND）性質，計算電壓增益 V_out/V_in。

(二)利用圖 1(a)所示電路，使用被動元件（電阻 R 與電容 C）代替複數阻抗，設計微分器電路。

(三)計算所設計微分器電路的時域（Time Domain）輸出電壓函數 V_out(t)。

(四)若輸入電壓 V_in(t)波形如圖 1(b)所示，而所使用的 R 與 C 值分別為 2.5 kΩ 與 1 nF，繪製輸出電壓 V_out(t)波形。

(一)繪製此放大器電路的中頻帶小訊號等效電路。

(二)計算此放大器電路的中頻帶電壓增益。

(一)若將此電路等效為單顆 BJT 電晶體，請繪製其等效電路符號（npn 或 pnp 擇一），並且標明其電流方向（I_B、I_C 與 I_E）。

(二)計算此電路的電流放大倍率 I_E/I_B。假設β₁>>1、β₂>> 1。

(一)計算轉移函數 H(s) = V_out/V_in，以及極點（pole）與零點（zero）位置。

(二)使用波德規則（Bode’s rules）繪製轉移函數大小|H(ω)|響應圖，必須標明數值。並且說明此濾波器類型為高通（High-Pass）或低通（Low-Pass）。

(一)使用互補式金氧半（Complementary MOS, CMOS）反相器來設計此振盪器，繪製出完整電路。

(二)若每一顆 CMOS 反相器均具有相同的高至低輸出轉態延遲時間（t_PHL）與低至高輸出轉態延遲時間（t_PLH），繪製在三個節點的波形，然後計算最高操作頻率（f_max）。[註：tPLH≠tPHL]