試題詳解

1 關於 VLIW（Very Long Instruction Word）處理器的敘述，下列何者錯誤？
(A)其設計策略是要開發指令階層平行度（instruction level parallelism），每 個時脈週期可同時執行多個運算（operation）
(B)可透過 software pipelining 編譯技術增加迴圈（loop）程式的執行效率
(C)具備硬體機制偵測運算間的資料相依性，並於程式執行時自動發掘可平 行執行的運算
(D)可透過 trace scheduling 編譯器指令排程技術提高程式執行效率