16.設計循序電路（sequential circuit）時，作狀態化簡（state reduction）的主要目的為何？
(A)減少反閘（NOT gate）的個數
(B)減少及閘（AND gate）的個數
(C)減少或閘（OR gate）的個數
(D)減少正反器（fhip-flop）的個數

答案：登入後查看
統計： A(11), B(19), C(24), D(37), E(0) #919917

詳解 (共 1 筆)

#2712859
在數位電路理論中，序向邏輯電路是指電路任...
(共 308 字，隱藏中）
前往觀看
11
0