27 CPU 指令管線化（Pipeline）的主要設計目的為下列何者？
(A)可以直接提高 CPU 時脈速度
(B)縮短單一指令的執行延遲
(C)實現多個指令在不同階段重疊執行
(D)將單核心處理器虛擬化為多核心

答案：(C) 實現多個指令在不同階段重...