【預告】5/13(一)起，第三階段頁面上方功能列以及下方資訊全面更換新版。前往查看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？

(A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule
(B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule
(C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule
(D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

1.計算機原理 2.網路概論- 103 年 - 103 地方政府特種考試_四等_電子工程、電信工程：計算機概要#18345

答案：登入後觀看
難度： 非常困難

討論
私人筆記( 0 )

最佳解!
	Adw DF AS 高二下 (2019/11/22) 輸出Y途中沒有經過clock。Veri........ (內容隱藏中) 查看隱藏文字

你可以購買他人私人筆記。

1.計算機原理 2.網路概論題庫下載題庫