(三)圖(c)為採用傳輸電晶體邏輯電路，只利用四個電晶體設計電路，請設計連接 NMOS 未完成的四個輸入點，得以實現圖(a)邏輯電路功能。（10分）

二、前端放大電路由二級串接的放大器所組成，如圖所示；假設此二級放大器是由相同的 NMOS 差動對電路設計，如圖所示，請依照題意設計此電路。此 NMOS 差動對電路具有電壓增益為8且功率消耗為2.7 mW，且第一級輸出信號必須滿足第二級放大器的1.5 V 輸入共模（common-mode）準位。請設計此電路所需參數：偏壓電流、電阻RD 和電晶體尺寸W/L為何？電源供應電壓= 1.8 V，電晶體參數特性： λ = 0，電壓和電流關係式：。（25分）