⑵如果某個 CPU 沒有配置浮點運算的協同處理器，那它該如何達成浮點運算？（10 分）

三、2’s complement 是一種用二進位表示有號數的方法。它的好處是可以在加法或減法處理中，不需因為數字的正負而使用不同的計算方式。例如，兩個二進位數字 A 及 B 之減法可表達為 A – B = A + (~B) + 1，其中“~” 是 bitwise not 運算。下圖為一個1-bit Arithmetic Logic Unit (ALU)，其中 a, b 為1-bit input signal，Result 為1-bit output signal, Binvert (1 bit, possible values: 0/1), CarryIn (1 bit, possible values: 0/1)及 Operation (2 bits, possible values: 00/01/10/11)為控制訊號。請依序設定這三個控制訊號值，使得 Result = a – b。（20分）

題組內容

⑵如果某個 CPU 沒有配置浮點運算的協同處理器，那它該如何達成浮點運算？（10 分）

相關申論題

相關試卷

題組內容

⑵如果某個 CPU 沒有配置浮點運算的協同處理器，那它該如何達成浮 點運算？（10 分）

相關申論題

相關試卷

⑵如果某個 CPU 沒有配置浮點運算的協同處理器，那它該如何達成浮點運算？（10 分）