阿摩線上測驗
登入
首頁
>
高等電子電路學
>
98年 - 98 公務升官等考試_簡任_電子工程：高等電子電路學研究（包括類比與數位）#47669
> 申論題
題組內容
三、
⑵試用⑴中特性較佳之 CMOS Latch 電路作為基本單元，建構一動態 D 型正反器（Flip- Flop）。（10 分）
相關申論題
⑴試說明 MOSFET 元件中造成通道長度調變（channel-length modulation）效應及基 底（body）效應的物理機制。（8 分）
#164273
⑵試繪出 MOSFET 元件之四端點（source, drain, gate, body）小信號等效電路模型， 此模型須包含⑴中的二種效應，並將元件內各寄生電容一併納入。（7 分）
#164274
⑶試將⑵中之小信號電路模型作適當之簡化，以求得MOSFET元件之單位增益頻寬 （fT）之表示式。（10 分）
#164275
⑴當輸入信號（設為一弦波）甚小及過大時，此放大器輸出波形皆會有失真（distortion） 現象，試分別解釋其原因。（10 分）
#164276
⑵忽略⑴中的失真現象，並設輸出信號v0(t)為一振幅為Vom之弦波，請計算此放大器 之效率（η），並以Vcc , Vom等參數表示之。（5 分）
#164277
⑶同⑵之狀況，試求消耗於QP及QN中之總平均功率（PD）。（以Vcc , Vom及RL表示 之）（5 分）
#164278
⑷此放大器於理想狀況時最大效率（ηmax）為何？當總平均消耗功率為最大（PD＝PD max） 時效率又是多少？（5 分）
#164279
⑴圖二①、②所示，為動態CMOS Latch電路（又稱為C2MOS）之二種可能之實現 方法，其中 φ 及 為二互為反相之時脈（clock）信號。此二電路何者之特性較佳？ 試解釋之。（10 分）
#164280
⑴試求當 MC 分別為“0”及“1”時，其除頻比。（7 分）
#164282
⑵“fin”為一週期性對稱方波時脈（clock）信號，試分別繪出當MC為“0”及“1”時， Q1, Q2, Q3之波形圖。（8 分）
#164283
相關試卷
108年 - 108 公務升官等考試_簡任_電子工程、電信工程：高等電子電路學研究（包括類比與數位）#80478
108年 · #80478
106年 - 106 公務升官等考試_簡任_電子工程、電信工程：高等電子電路學研究（包括類比與數位）#66349
106年 · #66349
104年 - 104 公務升官等考試_簡任_電子工程、電信工程：高等電子電路學研究（包括類比與數位）#41792
104年 · #41792
98年 - 98 公務升官等考試_簡任_電子工程：高等電子電路學研究（包括類比與數位）#47669
98年 · #47669
97年 - 97 高等考試_二級_電子工程：高等電子電路學（包括類比與數位）#49118
97年 · #49118
阿摩線上測驗
登入
阿摩線上測驗
登入