9. 想設計一個加、解密電路,若以 XNOR 設計如下圖的加密電路,其中 A1A0為待傳送信號、B1B0為密鑰信號,C1C0 為加密後的密文信號,而解密 ( 還原 ) 電路的輸出為 F1F0,可將密文 C1C0還原,使 F1 = A1, F0 = A0,請寫出圖 6 中?區的解密電路為何種邏輯閘________。
9. 想設計一個加、解密電路,若以 XNOR 設計如下圖的加密電路,其中 A1A0為待傳送信號、B1B0為密鑰信號,C1C0 為加密後的密文信號,而解密 ( 還原 ) 電路的輸出為 F1F0,可將密文 C1C0還原,使 F1 = A1, F0 = A0,請寫出圖 6 中?區的解密電路為何種邏輯閘________。