106年 - 106 四技二專統測_電機與電子群資電類_專業科目(二)：數位邏輯、數位邏輯實習、電子學實習、計算機概論#61688

3. 在圖 ( 一 ) 中，假設邏輯閘延遲時間為 0。若將左邊三個位元組資料由 LSB ( 最低有效位元 ) 到 MSB ( 最高有效位元 ) 依序輸入至邏輯電路之後，其輸出 Y 的位元組結果為何 ( 最左位元 為 MSB，最右位元為 LSB) ？ (A) 01101001(B) 10010110 (C) 01010101 (D) 10101010 圖(一) 

4. 以下四個組合邏輯電路，何者的真值表與其他三者不同？ (A) (B) (C) (D)

5. 如圖(二)使用兩顆74138 IC來實現布林函數 F₁ ( S₃ , S₂ , S₁ , S₀ )與 F₂ ( S₃ , S₂ , S₁ , S₀ )，下列何者 正確？

 (A) (B)

(C) (D)圖(二)

7. 如圖 ( 三 ) 電路圖中，若電路狀態的呈現以 Q₄Q₃Q₂Q₁Q₀ 表示，請問何種初始狀態下，電路 經過 7 個時脈週期後會呈現 10001 狀態？ (A) 11011  (B) 10101 (C) 00000 (D) 11111圖(三)

8. 小明必須設計一個邏輯電路，目標是將時脈信號的頻率從 10 MHz ( f in )除頻為 2 MHz ( f out ) 。 圖 ( 四) 所示為小明應用非同步計數器所設計的除頻器電路，其中，Q₂為最高位元 ( MSB) ， 而Q0為最低位元( LSB )，但NAND 閘的輸入信號 A₂A₁A₀與正反器輸出信號Q₂ Q₁ Q₀有尚未 完成的連接關係。假設所有正反器的PR= 1，試問此電路中A₂A₁A₀與Q₂Q₁ Q₀之連接關係式為 何？

 (A) (B) (C) (D)圖(四) 

9. 如圖 ( 五 ) 所示之計數器，其時脈 CLOCK 輸入頻率為 60 Hz 的方波 ( 準位 ' 1 ' 的時間佔週期50 % ) ，請問 Q_A 的輸出信號頻率為何？在每個週期輸出信號中，準位 ' 1 ' 的時間所佔之百分比 又為何？ (A) 頻率為20Hz，準位為' 1 '的時間佔一個 週期的25% (B) 頻率為15Hz，準位為' 1 '的時間佔一個 週期的50 % (C) 頻率為15Hz，準位為' 1 '的時間佔一個 週期的25% (D) 頻率為30Hz，準位為' 1 '的時間佔一個 週期的66% 圖(五)

10. 如圖(六)所示，假設圖內兩個邏輯閘的延遲時間皆為Td，請問下列敘述何者正確？ (A)當A輸入一個由高準位轉為低準位的脈波，則Y會輸出一個寬度為Td的高準位脈波，而後 維持低準位 (B) 當 A 輸入一個由低準位轉為高準位的脈波，則 Y 輸出一個寬度為 Td 的高準位脈波，而後 維持低準位 (C) 當 A 輸入一個由高準位轉為低準位的脈波，則 Y 在延遲 2 個 Td 時間後，產生一個脈波 上升正緣，並維持寬度為Td的高準位脈波，而後維持低準位 (D) 當 A 輸入一個由低準位轉為高準位的脈波，則 Y 在延遲 2 個 Td 時間後，產生一個脈波 上升正緣，並維持寬度為Td的高準位脈波，而後維持低準位 圖(六) 

14. 如圖 ( 七 ) 中的環狀計數器，一開始由 RST 信號重置計數器，重置之後 RST 維持低準位， 接到 B 之 D 型正反器輸出皆為 0。若 X 表示為 7485 的 A 輸入，同時 X₃為最高位元，且 A₃與 B₃亦為最高位元，請問下列敘述何者正確？ (A) 若X=9，經過五個時脈週期後，7485的輸入B=7 (B) 若X=5，經過四個時脈週期後，7485的輸入B=7 (C) 若X= 9，經過四個時脈週期後，7485的輸入B=14 (D) 若X=5，經過四個時脈週期後，7485的輸入B=14 圖(七)

16. 圖 ( 八 ) 所示為利用四位元並列加法器所設計的邏輯電路，其中，輸入信號為 A₄ A₃ A₂ A₁、 X₄ X₃ X₂ X₁ 和前級進位輸入 C₀，相加後產生的輸出信號為 S₄ S₃ S₂ S₁ 與進位輸出 C₁。試問當 C₀ = 1時 ，且輸入信號 A₄ A₃ A₂ A₁ = 0100 和 X₄ X₃ X₂ X₁ = 0111 ， 則進位輸出 C₁ 與輸出信號 S₄ S₃ S₂ S₁為何？

 (A) C₁=0且S₄ S₃ S₂ S₁=1101 (B) C₁=1且S₄ S₃ S₂ S₁=1101 (C) C₁=0且S₄ S₃ S₂ S₁ =1011 (D) C1=1且S₄ S₃ S₂ S₁=1011 圖(八)

17. 圖 ( 九 ) 所示為利用 74 LS138 解碼器所設計的一個邏輯電路，其中，輸入信號為 CBA，C 表示 最高位元 ( MSB ) ，A 則表示最低位元 ( LSB ) ；而以輸出信號 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 來控制 LED0…LED7之亮滅狀態，則下列敘述何者錯誤？ (A) 74LS138 為3對8的解碼器IC  (B) 當此解碼器某個接腳輸出為低準位 時，所對應的 LED 將為亮的狀態 (C) 當 CBA=000 時 ，則輸出端僅 LED0 為亮的狀態 (D) 當 CBA=111 時，則輸出端 8 個 LED 均為亮的狀態圖(九)

18. 圖 ( 十)所示為利用4 對1多工器所設計的邏輯電路， 其中，輸入信號為ABC，試求輸出布林函數 F？  (A) (B) (C) (D) 圖(十)

20. 如圖(十一)所示，該電路為使用D型正反器與7447 IC設計之邏輯電路，接腳信號如圖所示， 在 CLR 信號由 0 轉換為 1 後，再將 PR 信號由 0 轉換為 1，請問共陽七段顯示器顯示的數字 變化過程為何？ (A) 1→2→4→8→1→2→4→8→… (B) 0→1→2→4→8→0→1→2→4→8→… (C) 2→4→6→8→2→4→6→8→… (D) 1→2→3→4→5→6→7→1→2→3→…圖(十一) 

23. 如圖 ( 十二 ) 所示之電晶體共射極 ( Common Emitter ) 組態的放大器電路中，於輸入端輸入一 弦波電壓信號 v i，以示波器觀察輸出信號 v _o，發現輸出信號之正半週波形嚴重失真，但 輸出信號之負半週波形堪稱正常且不易目視出有失真的現象。關於導致此失真現象的因素， 下列哪一項推測較為合理？ (A) R_B之電阻值太小(B) 流進基極(Base )之偏壓電流I_B太大 (C) 電晶體之直流電流增益\β 值太小 (D) 直流偏壓點之集極 (Collector)對 射極(Emitter)的電壓V_CE太低 圖(十二) 

27. 於如圖(十三)所示電路，我們擬以示波器之X-Y模式觀察PN二極體1N4001之特性。首先， 將節點A和節點C間以信號產生器輸入適當的弦波電壓信號，後續示波器CH1與 CH 2 探棒的 接法，有以下幾種可能性： 甲、CH1之正端與負端分別接至節點A與B；CH2之正端與負端分別接至節點A與B。 乙、CH1之正端與負端分別接至節點A與B；CH2之正端與負端分別接至節點C與B。 丙、CH1之正端與負端分別接至節點C與 B；CH2之正端與負端分別接至節點A與B。 丁、CH1之正端與負端分別接至節點A與 B；CH2之正端與負端分別接至節點B與C。 請問上述四項敘述中，合理或可行的敘述為哪幾項？ (A) 甲、丁(B) 乙、丙 (C) 甲、乙、丙 (D) 甲、丙 圖(十三) 

28. 如圖 ( 十四 ) 所示，為使用 運算放大器 ( OPA ) 之四個 不同應用電路。假設運算 放大器均為理想，則下列 敘述何者錯誤？ (A) 圖(i)中V_o1=–Vi (B) 圖(ii)中V_o2 =2Vi (C) 圖(iii)中V_o3=Vi (D) 圖(iv )中V_o4=V1 –V₂ 圖 ( 十四 )

29. 如圖 ( 十五 ) 所示為結合三級 RC 相移與運算放大器 ( OPA ) 之振盪電路。若希望藉由調整 電阻 R、電容 C 與電阻 R_F 之元件值來降低此振盪電路之輸出頻率，則下列元件值調整的 組合，何者最有可能達成目標？ (A) R 調大、R F調大 (B) C 調小、R F調大 (C) C 調小、R F調小 (D) R 調小、R F調小圖(十五)