阿摩線上測驗 登入

110年 - 110 學年度第 2 學期 第 1 次期中考單晶片微處理機實習1-50#110485

科目：單晶片微處理機實習 | 年份：110年 | 選擇題數：50 | 申論題數：0

試卷資訊

所屬科目：單晶片微處理機實習

選擇題 (50)

1. 如圖所示為正反器的基本電路，設一開始輸出 ；若時脈CLK與輸入訊號A的時序如圖所示，則輸出訊號Q的波形應 為何者？ 
(A)丁 (B)乙 (C)丙 (D)甲
2. 使用兩個1位元比較器及數個基本邏輯閘，實作一個2位元比較器來判斷是否A1A0 ＞ B1B0，其設計如圖所示。請問X 與Y處應使用何種基本邏輯閘？
 (A)X為AND，Y為AND (B)X為OR，Y為AND (C)X為OR，Y為OR (D)X為AND，Y為OR
3. 數位邏輯實驗時，若以邏輯閘完成了圖電路，則此電路之功能與下列哪個正反器較相符？ 
(A) (B) (C) (D)
4. 如圖為正反器實驗電路，J、PR、K、CLR腳分別接到實驗電路1與2，通電後發現兩個LED一直都亮，則最有可能 發生下列哪種情況？
 (A)J、K皆空接 (B)CLK按鍵卡住 (C)兩個LED極性接反了 (D)PR及CLR短路到GND

5. 如圖所示電路，其中ON代表開關閉合，OFF代表開關開路，若要讓LED產生明滅閃爍之顯示，則開關S及T之設定 為何？

(A)S為ON、T為ON (B)S為OFF、T為ON (C)S為ON、T為OFF (D)S為OFF、T為OFF

6. 如圖(1)所示，電路在輸入圖(2)中的時脈CLK及輸入訊號Y後，其輸出訊號Q之波形應為
 (A)B (B)C (C)D 波形 (D)A
7. 有關負緣觸發之JK正反起，下列描述何者正確？
 (A)當J = K = 1且時序脈波下降時，使輸出變為原來的補數 (B)當J = K = 0且時序脈波下降時，使輸出變為原 來的補數 (C)當J = K = 0且時序脈波上升時，使輸出變為原來的補數 (D)當J = K = 1且時序脈波上升時， 使輸出變為原來的補數

8. 一個1位元比較器輸入為X與Y，輸出有FX ＜ Y ( X 小於Y)、FX ＞ Y (X大於Y)、FX ≤Y (X小於等於Y)、FX = Y ( X 等於Y)與FX ≥Y (X大於等於Y )，下列敘述何者錯誤？ (A) (B) (C) (D)

9. 如圖屬於下列何種電路？ (A)D型正反器 (B)T型正反器 (C)SR正反器 (D)JK正反器

10. 將RS正反器連接成JK正反器如圖所示，若方塊A及方塊B分別僅能使用1個二輸入邏輯閘，則下列何者正確？
 (A)方塊A使用AND、方塊B使用AND (B)方塊A使用NAND、方塊B使用NAND (C)方塊A使用NAND、方塊B 使用NOR (D)方塊A使用AND、方塊B使用OR

11. 如圖所示之電路，該電路的真值表(特性表)為下列何者？ (A) (B) (C) (D)

12. 如圖所示，若Din = 0，CLK輸入1kHz脈波，求輸出Q之值為何？ (A)0 (B)5kHz之脈波 (C)1 (D)1kHz之脈波

13. 下列有關組合邏輯電路之敘述何者錯誤？ (A)若編碼器(Encoder)有m條輸入線與n條輸出線，則該編碼器可稱為m對n編碼器，其中m ≥ n 2 (B)解多工器 (Demultiplexer)又稱為資料分配器(Data Distributor) (C)解多工器(Demultiplexer)可利用解碼器(Decoder)來實現 (D)多工器(Multiplexer)可由數個輸入線中選擇一組輸入信號傳送至輸出端，又稱為資料選擇器(Data Seletor)
14. 如圖為TTL邏輯閘組成的開關去除跳動雜訊(debounce)電路。S為一自返開關，當S由A(原來位置)扳至B，再於1秒後 回至A時，U1的輸出狀態是 
(A)由原來的HIGH電位變成LOW電位再回至HIGH電位 (B)由原來的LOW電位變成永久的HIGH電位 (C) 由原來的HIGH電位變成永久的LOW電位 (D)由原來的LOW電位變成HIGH電位再回至LOW電位
15. 如圖所示電路，把CK接到邏輯1，若input腳輸入一週期性方波，則Q之輸出狀態為下列何者？
 (A)維持目前邏輯值 (B)為邏輯1 (C)為邏輯0 (D)為週期性方波
16. 如圖所示之電路，設一開始 ，若由CK輸入端依輸入10kHz的時脈(clock)，其工作週期(duty cycle)為40%，則 輸出端Q輸出波形的頻率與工作週期為何？
 (A)5kHz、40% (B)5kHz、50% (C)10kHz、50% (D)0Hz、0%
17. 如圖為邊緣觸發JK正反器，當CLK輸入適當準位之10kHz方波，則輸出Q信號應為下列何者？
 (A)5kHz方波 (B)100kHz方波 (C)一直為邏輯1 (D)一直為邏輯0

18. 如圖所示之電路，其中D型正反器的為低準位觸發動作，若，VDD開啟前電容已完全放電，則下列敘述 何者正確？ 

(A)電源開啟時，LED亮，按下S1放開後，LED閃爍，再次按下S1則停止閃爍，LED滅，重複以上動作 (B)電 源開啟時，LED亮，按下S1放開後，LED暗，爾後再按下S1時，LED沒有變化 (C)電源開啟後，LED暗，按住 S1按鈕時，LED閃爍，放開S1則LED滅，爾後再按S1時，LED沒有變化 (D)電源開啟後，LED暗，按住S1按鈕時， LED 亮，放開S1則LED滅，重複以上動作

19. 當CLK為1kHz時，以下哪個正反器的輸出不是500Hz？ (A) (B) (C) (D)

20. 如圖所示T型正反器，在沒有傳輸延遲的情況下，輸入CLOCK及輸出output之波型關係，下列何者正確？ (A) (B) (C) (D)

21. 下列何者的功能與其他不同？ (A) (B) (C) (D)

22. 如圖所示NOR閘組成的電路，若發光二極體(LED)不發亮，如欲使發光二極體發亮，要如何操作按鈕開關A與按鈕 開關B？ (A)按鈕開關A導通(ON)，按鈕開關B斷開(OFF) (B)按鈕開關A斷開(OFF)，按鈕開關B導通(ON) (C)操控 按鈕開關A或按鈕開關B均無法使LED發亮 (D)按鈕開關A斷開(OFF)，按鈕開關B斷開(OFF)

23. 關於邏輯電路中所使用的多工器，下列敘述何者正確？ (A) 2n 條輸入線，至少要有 n 條選擇線 (B) 1 對 4 表示有 4 個輸入 1 個輸出 (C) 又稱資料分配器 (D) 英文縮寫為 MUS
24. 具有致能控制的解碼器，可當成下列何者使用？ (A) 編碼器 (B) 解多工器 (C) 多工器 (D) 比較器

25. 二對一多工器有 A、B 兩資料輸入端和 Z 輸出端，其輸入選擇線為 S，則輸出端 Z 的布林代數式為 (A) Z = AS + BS (B) (C) Z = (A + S)(B + S) (D)

26. 多工器又稱為 (A) 資料分配器 (B) 解碼器 (C) 編碼器 (D) 資料選擇器
27. 下列敘述，何者正確？ (A) 多工器又稱為資料選擇器 (B) 可將唯一的輸入信號傳送至多個輸出端中的其中一個是多工器 (C) 可從多個輸入 信號中選擇一個送至輸出端的是解多工器 (D) 編碼器的主要組成元件為及閘
28. 74138 可當作 3 對 8 解碼器外，也可當作 (A) 4 對 1 多工器 (B) 8 對 1 多工器 (C) 1 對 4 解多工器 (D) 1 對 8 解多工器
29. 下列有關組合邏輯電路之敘述何者錯誤？【108 年統測】 (A) 解多工器（Demultiplexer）可利用解碼器（Decoder）來實現 (B) 解多工器（Demultiplexer） 又稱為資料分配器 （Data Distributor） (C) 若編碼器（Encoder）有 m 條輸入線與 n 條輸出線，則該編碼器可稱為 m 對 n 編碼器，其中 m ≥ 2n (D) 多工器（Multiplexer）可由數個輸入線中選擇一組輸入信號傳送至輸出端，又稱為資料選擇器（Data Seletor）
30. 一對八的解多工器，其輸入端、輸出端與選擇線分別為多少個？ (A) 8、1、3 (B) 1、8、8 (C) 1、3、8 (D) 1、8、3
31. 16 對 1 的多工器，其輸入端、選擇線與輸出端分別為多少個？ (A) 16、4、1 (B) 1、4、16 (C) 8、4、1 (D) 4、8、1

32. 兩個一位元二進位數 A 與 B 比較，其結果 A ＞ B 之布林代數式為何？ (A) (B) (C) A⊕B (D)

33. 使用兩個 1 位元比較器及數個基本邏輯閘，實作一個 2 位元比較器來判斷是否 A1A0 ＞ B1B0，其設計如圖所示請問 X 與 Y 處應使用何種基本邏輯閘？

  (A) X 為 AND，Y 為 AND (B) X 為 AND，Y 為 OR (C) X 為 OR，Y 為 AND (D) X 為 OR，Y 為 OR

34. A3A2A1A0 與 B3B2B1B0 兩數比大小時，應以何者先比？ (A) A3 與 B3 (B) A2 與 B2 (C) A1 與 B1 (D) A0 與 B0

35. 兩個一位元二進位數 A 與 B 比較，其結果之布林代數式為何？ (A) (B) (C)A⊕B (D)
36. 兩個 4 位元二進位數 A3A2A1A0與 B3B2B1B0比大小時，應以何者先比？ (A) A3與 B3 (B) A2與 B2 (C) A0與 B0 (D) 不一定

37. 下列有關 NAND 閘組成的 RS 閂鎖器之敘述，何者錯誤？ (A) =0、=0為不允許的狀態 (B)=0 、=1，則 Q 清除為 0 (C) =0、=0時，則 Q 設定為 1 (D) =1、=1則 Q 轉態
38. 邏輯電路的輸出狀態是由前一個輸出狀態與目前的輸入狀態來決定，此電路稱為 (A) 組合邏輯電路 (B) 循序邏輯電路 (C) CMOS 邏輯 (D) TTL 邏輯
39. 循序邏輯電路是由組合邏輯電路與記憶元件所組成，最基本的記憶元件是 (A) 基本邏輯閘 (B) 多工器 (C) 加法器 (D) 正反器

40. 如圖所示之邏輯電路，若 A = 1、B = 0，當輸出達到穩態時，下列何者正確？

 (A) C=0、D=0 (B) C=0、D=1 (C) C=1、D=0 (D) C=1、D=1

41. 如圖所示係由 NOR 閘所組成的 RS 閂鎖器（Latch），則其真值表最有可能為下列何者？ (A) (B) (C) (D)

42. 如圖所示電路，假設輸出端原來的狀態 Q = 0、=1 ，當輸入端=0、=1，則輸出端 Q 與 的下一個狀態為何？ (A) (B) (C) (D)

43. 可以用來消除開關彈跳（debounce）現象的正反器為 (A) RS 正反器 (B) T 型正反器 (C) D 型正反器 (D) RS 閂鎖器

44. 在 RS 正反器中，假設輸出端原來的狀態 Q = 1、=0 ，當輸入端 R = 1、S = 0 時，則 CK 觸發後輸出端 Q 與的下一個狀態為何？ (A) (B) (C) (D)

45. 如圖所示為一個邊緣取出電路，下列何者為該電路中連接點 A、B 及 Y 之正確波形？（所選用邏輯閘之延遲時間 均相同） (A) (B) (C) (D)

46. 在 RS 正反器中，當輸入端 R、S 為何種狀態時是不被允許的？ (A) 00 (B) 01 (C) 10 (D) 11

47. 在 RS 正反器中，假設輸出端原來的狀態Q=0、=1 ，當輸入端 R = 0、S = 1 時，則 CK 觸發後輸出端 Q 與的下一個狀態為何？ (A) (B) (C) (D)
48. 在 RS 正反器中，若輸入 R = 1，S = 0，則 CK 觸發後輸出端 Q 為 (A) 0 (B) 1 (C) 不確定 (D) 維持不變
49. 在 RS 正反器中，若輸入 R = 0，S = 1，則 CK 觸發後輸出端 Q 為 (A) 0 (B) 1 (C) 不確定 (D) 維持不變

50. 如圖所示，假設圖內兩個邏輯閘的延遲時間皆為 Td，請問下列敘述何者正確？ (A) 當 A 輸入一個由高準位轉為低準位的脈波，則 Y 會輸出一個寬度為 Td 的高準位脈波，而後維持低準位 (B) 當 A 輸入一個由低準位轉為高準位的脈波，則 Y 輸出一個寬度為 Td的高準位脈波，而後維持低準位 (C) 當 A 輸入一個由 高準位轉為低準位的脈波，則 Y 在延遲 2 個 Td 時間後，產生一個脈波上升正緣，並維持寬度為 Td 的高準位脈波，而 後維持低準位 (D) 當 A 輸入一個由低準位轉為高準位的脈波，則 Y 在延遲 2 個 Td 時間後，產生一個脈波上升正緣， 並維持寬度為 Td 的高準位脈波，而後維持低準位

申論題 (0)