1. 假設某程式運行在一有完美快取(cache)(不會發生任何快取錯失 cache miss)的系統上時，其 CPI(每指令所需時脈週期數 cycles per instruction)為 2。在實際系統上，指令快取(instruction cache)有 1%的錯失率(miss rate)，且資料快取(data cache)有 5%的錯失率。若此程式有 40%的指令是載入/儲存(load/store)指令，每次錯失(miss)發生時需要等待 100 個時脈週期(cycles)，則實際系統上程式執行時的 CPI 為何？ (A) 3 (B) 4 (C) 5 (D) 6