14. 使兩個反或閘(NOR gate)所組成的鎖存器(latch)如下圖所示,試問輸入(a,b)在下列何種 情況可能會造成此時序電路輸出不符所需? 缺圖
(A)(a,b)=(0,0)
(B)(a,b)=(0,1)
(C)(a,b)=(1,0)
(D)(a,b)=(1,1)

答案:登入後查看
統計: A(22), B(18), C(25), D(45), E(0) #913742

詳解 (共 2 筆)

#1137989
phpzNO4JH
4
0
#4129708
為何C可以? OR不是代表有1 輸出就為...
(共 26 字,隱藏中)
前往觀看
0
0