阿摩線上測驗
8 關於快取記憶體（Cache）架構設計的敘述，下列何者錯誤？
(A)增加快取記憶體的整體容量可減少容量錯失（Capacity Miss）
(B)增加快取記憶體的關聯度（Associativity）可減少衝突錯失（Conflict Miss）
(C)增加快取記憶體的區塊容量（Block Size）可減少錯失懲罰（Miss Penalty）
(D)使用多層快取記憶體可減少整體錯失率（Miss Rate）
答案：登入後查看
統計： A(31), B(45), C(110), D(61), E(0) #3358668
統計： A(31), B(45), C(110), D(61), E(0) #3358668
詳解 (共 2 筆)
陳弘恩
#6900204
- Compulsory Miss（強制性錯失）：第一次存取資料，Cache 中一定沒有
- Capacity Miss（容量錯失）：Cache 容量不足，資料被替換出去
- Conflict Miss（衝突錯失）：多個資料映射到同一個位置，互相競爭
1
0
