題組內容

四、如圖 4(a)所示，以 D-FF 和組合邏輯設計之數位邏輯電路，相關設計如下：phppivsk5

⑴依據圖 4(a)工作特性，請完成圖 4(b)真值表（truth table），其中 A 和 B 為輸入以及 輸出 Q(t + 1)表示第 t 個 CLK 後的 Q 輸出狀態。（10 分）

詳解 (共 1 筆)

highup945
highup945
詳解 #2860461
2018/06/19
truth tableA　Ｂ　　Ｑ(t+...
(共 108 字，隱藏中）
前往觀看