(二)此作用在動態隨機存取記憶體(DRAM)電路的應用上有何種影響?

第十四大題試以邏輯閘 AND、OR、NOT與 SR 正反器,設計符合下列功能之邏輯。設計一邏輯,其作用為FIRST OUT(用來指示數個輸入信號中,那一個輸入信號最先出示(發生)),即現有 A、B及C三個輸入,設計三個輸出指示,於系統 RESET(復歸)後,若任一個輸入出示(指邏輯”1”),則系統輸出相對應之指示並記憶住(LATCH),且其他輸入若於隨後出示,也不會被指示或記憶住。直至所有輸入均不存在(指邏輯”0”),按下「RESET」始能清除所有的指示記憶。