阿摩線上測驗 登入
首頁 > 數位系統導論 > 101年 - 101 專利商標審查特種考試_三等_資訊工程：數位系統導論#44816 > 申論題

申論題

試卷：101年 - 101 專利商標審查特種考試_三等_資訊工程：數位系統導論#44816
科目：數位系統導論
年份：101年
排序：0

申論題資訊

試卷：101年 - 101 專利商標審查特種考試_三等_資訊工程：數位系統導論#44816
科目：數位系統導論
年份：101年
排序：0

題組內容

四、一位元的半加器（Half Adder）及全加器（Full Adder）的符號如圖三所示。

申論題內容

⑶請用兩個半加器和必要的邏輯閘組合成一個一位元的全加器。（5 分） A Cout A Cout 半加器 B 全加器 B Sum Cin Sum   圖三