試題詳解

試卷：114年 - 11700 數位電子乙級工作項目 06：數位邏輯設計 101-140（2025/12/12 更新）#134878 | 科目：技檢◆數位電子-乙級

試卷名稱：114年 - 11700 數位電子乙級工作項目 06：數位邏輯設計 101-140（2025/12/12 更新）#134878

年份：114年

科目：技檢◆數位電子-乙級

複選題
104. 使用 JK 正反器，要讓輸出端 Qn→Qn+1 維持 0→0 的狀態，則輸入端的J 與 K 須設定為
(A)J=0，K=0
(B)J=0，K=1
(C)J=1，K=0
(D)J=1，K=1 。

正確答案：登入後查看