18.下列描述FPGA與CPLD的功能特質，何者為錯誤？ (A)FPGA的核心電路架構以多工器完成；而CPLD多以積之和（sum-of-product）邏輯電路完成 (B)FPGA內部的長繞線較少，不利大型電路合成；而CPLD較適合大型電路合成 (C)FPGA與CPLD架構的數位電路都支援VHDL與Verilog語法 (D)FPGA與CPLD架構下的數位電路CLOCK的時脈輸入點常有建議腳位，不宜更換