阿摩線上測驗
登入
首頁
>
國營事業◆1.電子學 2.計算機組織與結構
>
101年 - 101 經濟部所屬事業機構新進職員甄試_航空電機電子:1.電子學 2.計算機組織與結構#28541
> 試題詳解
55.對虛擬記憶體的分頁失誤(page fault)描述,下列何者錯誤?
(A)發生時機為當程式試圖存取定址空間中的資料,但資料卻不在實體記憶體裡
(B)—般由作業系統負責處理分頁失誤的問題
(C)對應用程式來說,覺得好像分頁失誤從來沒有發生過一樣
(D)當實體記憶體被耗盡時,才會發生分頁失誤
答案:
登入後查看
統計:
A(0), B(1), C(0), D(4), E(0) #973606
私人筆記 (共 1 筆)
aa20000326
2023/04/28
私人筆記#5064445
未解鎖
錯誤訂正(D)在一開始Page Tabl...
(共 130 字,隱藏中)
前往觀看
1
0
相關試題
56•若CPU要寫資料到某一位址,當快取命中時,可以採用全寫式(write through )寫入,以保持 快取與主記憶體内容一致,針對全寫式寫入方式之描述,下列何者錯誤? (A)資料會立刻寫到快取及主記憶體中 (B)通常配合寫入緩衝區(writebuffer)使用,以提昇寫入效能 (C)用來提昇平均寫入發生速率高於主記憶體能接受資料速率時的效能 (D)適合多CPU系統使用
#973607
57.為了避免實體主記憶體不足而無法執行程式,所發展出來的技術為何? (A)快取記憶體 (B)辅助記憶體 (C)快閃記憶體 (D)虛擬記憶體
#973608
58.程式執行時發生記憶體錯誤(譬如資料寫至記憶體保護區),而產生中斷。此類中斷稱為: (A)指令中斷 (B)系統中斷 (C)外部中斷 (D)軟體中斷
#973609
59.假設有個CPU以單一管線執行指令,指令平均分割成6奈秒(nS)、6奈秒、6奈秒、6奈秒、6 奈秒等5個步驟,現有40000個指令執行,不考慮其他因素,則此管線處理比順序處理大約 可快幾倍? (A)6 倍 (B)5 倍 (C)3 倍 (D)10 倍
#973610
60.同第59題之情形,但指令分割成5奈秒(nS)、6奈秒、6奈秒、10奈秒、3奈秒等5個步驟, 則此管線處理比順序處理大約可快幾倍? (A)6 倍 (B)5 倍 (C)3 倍 (D)10 倍
#973611
沒有 【段考】高三國文上學期 權限,請先開通.
#973612
沒有 【段考】高三國文上學期 權限,請先開通.
#973613
沒有 【段考】高三國文上學期 權限,請先開通.
#973614
沒有 【段考】高三國文上學期 權限,請先開通.
#973615
沒有 【段考】高三國文上學期 權限,請先開通.
#973616
相關試卷
102年 - 102 經濟部所屬事業機構新進職員甄試_航空電機電子:1.電子學 2.計算機組織與結構#28468
2013 年 · #28468
101年 - 101 經濟部所屬事業機構新進職員甄試_航空電機電子:1.電子學 2.計算機組織與結構#28541
2012 年 · #28541