複選題
67. 下列何者為設計組合邏輯電路之要素？
(A)繪製激勵表
(B)化簡布林代數
(C)確定輸入、輸出個數並給 予變數名稱
(D)建立輸入、輸出真值表。

答案：登入後查看
統計： A(0), B(3), C(3), D(3), E(0) #2534512

詳解 (共 1 筆)

#4791715

設計組合邏輯電路之要素

化簡布林代數
確定輸入、輸出個數並給 予變數名稱
建立輸入、輸出真值表 

1
0