29. 如圖(五)所示之電路，JFET 之截止電壓 VGS(off ) =－4V，IDSS =8mA ，若 VGS =－6 V， 則 VD為何？5db79097670ec.jpg
(A) 12V 
(B) 8V
(C) 4V
(D) 0V

答案：登入後查看
統計： A(19), B(26), C(12), D(8), E(0) #2089579