試題詳解

試卷：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861 | 科目：技檢◆數位電子-甲級

試卷名稱：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861

年份：114年

科目：技檢◆數位電子-甲級

30. 一組合邏輯輸入端為 x 和 y，輸出端為 C 和 S，其真值表如下所示，則此電路應為何？

(A)正反器
(B)計數器
(C)半加器
(D)全加器。

正確答案：登入後查看