阿摩線上測驗 登入

114年 - 11700 數位電子 甲級 工作項目 06：數位系統設計 51-103（2025/12/12 更新）#134862

科目：技檢◆數位電子-甲級 | 年份：114年 | 選擇題數：53 | 申論題數：0

試卷資訊

所屬科目：技檢◆數位電子-甲級

選擇題 (53)

51. VHDL 語言中，已宣告 TYPE count_up IS RANGE 0 TO 9，則函數的屬性count_up'SUCC(4)為 (A)3 (B)5 (C)7 (D)9 。
52. VHDL 語言中，已宣告 TYPE count_down IS RANGE 10 DOWNTO 0，則函數的屬性 count_down'PRED(7)為 (A)2 (B)4 (C)6 (D)8 。
53. VHDL 語言中，signals 函數的屬性(clk'EVENT AND clk='1')代表 clk (A)一直處於高電位 (B)一直處於低電位 (C)上升邊緣 (D)下降邊緣 。
54. Verilog 語言中，下列敘述何者正確？ (A)always 區塊只能執行一次 (B)initail 區塊如同無窮迴圈 (C)assign out=in1 & in2 屬於行為式（behavioral）的敘述 (D)所有的輸入及輸出均預設為 wire 的型別 。
55. Verilog 語言中，下列敘述何者表示五位元寬度的二進位值為 0？ (A)101'b0 (B)5'd0 (C)5'b0 (D)5b'0 。
56. Verilog 語言中，下列何者為不合法的敘述？ (A)reg arr[0：15] (B)wirew[0：7] (C)eventtrigger (D)parameter width=8 。
57. Verilog 語言中，執行此敘述$display("result=%b", 'xy==='xy)之結果為 (A)result=z (B)result=x (C)result=0 (D)result=1 。
58. Verilog 語言中，下列何者敘述表示模擬器等待 in1 或 in2 發生變化時，將完成 out=in1 & in2 設定？ (A)initial ＃1 out=in1 & in2; (B)assign＠out=in1 & in2; (C)event＠(in1 or in2)out=in1 & in2; (D)always＠(in1 orin2)out=in1 & in2; 。
59. Verilog 語言中，執行下列 timer 模組，下列結果何者錯誤？

(A)t=1 attime 25 (B)t=1 at time 30 (C)t=2 at time 55 (D)t=1 at time 60 。
60. 下圖為 IC 4017 所構成的十進制計數器驅動步進馬達電路，下列敘述何者正確？

(A)為一單相激磁電路 (B)電晶體（Tr1, Tr2, Tr3, Tr4）為一電壓放大功能 (C)若令步進角為θ時，則步進馬達每旋轉一圈所需之脈衝數為 P=θ/360° (D)二極體（D）為保護馬達之用 。
61. 下列何種邏輯閘適合用來判斷兩個位元是否相等的比較運算？ (A)OR (B)XOR (C)AND (D)NAND 。
62. 下列哪一種元件可經由燒錄器將設計好的程式燒錄到晶片中？ (A)TTL (B)CMOS (C)OPA (D)CPLD 。
63. 有一全加器的輸入端為 A、B、C，下列何者為全加器的和？ (A)A⊕B⊕C(B)A+B+C (C)ABC (D)AB+BC+AC 。
64. 有一函數 F=A'B'C'+A'BC+AB'C+ABC'，下列何者為化簡後的布林代數？(A)(A⊕B⊕C)' (B)(ABC)' (C)A⊕B⊕C (D)ABC 。
65. 有一函數 F=AB'+ABC'+A'BC'，下列何者為其最簡「積項之和（SOP）」的布林代數？ (A)F=AC+BC' (B)F=AB'+A'B'C (C)F=AB'+AC' (D)F=AB'+BC' 。
66. 下列何者是史密特觸發輸入數位 IC 的特點？ (A)可克服雜訊干擾 (B)可做wire OR 之用 (C)可驅動較大電流的負載 (D)可做 wire AND 之用 。
67. 有關 FPGA 元件，下列敘述何者錯誤？ (A)最基本的元件就是邏輯 cell (B)包含成千上萬個邏輯 cell 陣列，且使用可規劃交互連接將它們連接在一起(C)FPGA 邏輯 cell 包含查表、多工器、邏輯閘及正反器 (D)查表是儲存在PROM 內的真值表內，且提供此邏輯 cell 一個組合邏輯電路函數 。
複選題
68. 各種數碼中，下列敘述何者正確？ (A)BCD 碼是一種加權碼 (B)漢明碼具有偵錯和校正的能力 (C)格雷碼（Gray）具有反射或加權碼的特性 (D)EBCDIC 碼是由 7Bit 組成 。
複選題
69. 使用數個 JK 正反器，可以組合成下列哪些數位電路？ (A)解碼器 (B)移位暫存器 (C)資料分配器 (D)同步計數器 。
複選題
70. 使用解碼器（decoder）和類比開關（analog switch），可以組合成下列哪些數位電路？ (A)多工器 (B)資料選擇器 (C)解多工器 (D)計數器 。
複選題
71. 有關 CMOS 的敘述，下列敘述何者正確？ (A)CMOS 是由 PMOS 與 NMOS構成 (B)輸入高準位時，NMOS 導通，PMOS 截止 (C)輸入低準位時，PMOS 截止，NMOS 導通 (D)消耗功率比 TTL 高，交換速度也比 TTL快 。
複選題
72. 有關 BCD 加法器／減法器的敘述，下列敘述何者正確？ (A)(B)數位 IC 74LS83 為 4 bit 二進制加法器 (C)數位 IC74LS83 搭配邏輯電路可完成 BCD 加/減法器 (D)的 10 的補數為。
複選題
73. 有關強生（Johnson）計數器的特性，下列敘述何者正確？ (A)從最後一級的 Q 輸出端，接回到第一個正反器的輸入端 (B)計數器初始值為 0 (C)狀態數（模數）為正反器的 2 倍 (D)計數狀態中，0 與 1 是間續的 。
複選題
74. 下圖之邏輯電路，其輸出之布林代數，若以數字形態表示，下列敘述何者正確？

(A)Y=f(A,B,C)=Π(0,3,6,7) (B)Y=f(A,B,C)=Σ(1,2,4,5) (C)Y=f(A,B,C)=Π(1,2,4,5) (D)Y=f(A,B,C)=Σ(0,3,6,7) 。
複選題
75. 下圖之電路，WXYZ=1010、Cr=0，下列敘述何者正確？

(A)Load=0，CK輸入時 ABCD=0000 (B)Load=0，CK 輸入時 ABCD=1010 (C)Load=1，CK輸入時 ABCD=0000 (D)Load=1，CK 輸入時 ABCD=1010 。
複選題
76. 下列哪些正反器的激勵表正確？ (A)SR 正反器激勵表(B)D 型正反器激勵表 (C)JK 正反器激勵表 (D)T 型正反器激勵表。
複選題
77. 下圖所示，下列敘述何者正確？

(A)為 MOD-16 計數器 (B)為 MOD-8 計數器 (C)為同步計數器 (D)為非同步計數器 。
複選題
78. 設計時序邏輯電路，通常使用下列何者之方法？ (A)密利（Mealy） (B)摩爾（Moore） (C)強生（Johnson） (D)布林（Boolean） 。
複選題
79. 下列何者為組合邏輯電路？ (A)移位暫存器 (B)全加器 (C)比較器 (D)同步計數器 。
複選題
80. 有關組合邏輯電路，下列敘述何者正確？ (A)在互斥或閘（XOR）的兩個輸入端各加一個反相器（NOT）等於互斥或閘（XOR） (B)在互斥或閘（XOR）的輸出端再加一個反相器（NOT）等於互斥反或閘（XNOR）(C)在反或閘（NOR）的兩個輸入端各加一個反相器（NOT）等於及閘（NAND） (D)在反或閘（NOR）的輸出端再加一個反相器（NOT）等於反及閘（NAND） 。
複選題
81. 有關組合邏輯電路，下列敘述何者正確？ (A)在互斥反或閘（XNOR）的兩個輸入端各加一個反相器（NOT）等於互斥反或閘（XNOR） (B)在互斥反或閘（XNOR）的輸出端再加一個反相器（NOT）等於互斥或閘（XOR）(C)在反及閘（NAND）的兩個輸入端各加一個反相器（NOT）等於反或閘（NOR） (D)在反及閘（NAND）的輸出端再加一個反相器（NOT）等於反或閘（NOR） 。
複選題
82. 有關組合邏輯電路，下列敘述何者正確？ (A)在反及閘（NAND）的兩個輸入端各加一個反相器（NOT）等於或閘（OR） (B)在反或閘（NOR）的兩個輸入端各加一個反相器（NOT）等於及閘（AND） (C)在及閘（AND）的兩個輸入端各加一個反相器（NOT）等於或閘（OR） (D)在或閘（OR）的兩個輸入端各加一個反相器（NOT）等於及閘（AND） 。
複選題
83. 有關組合邏輯電路，下列敘述何者正確？ (A)在反及閘（NAND）的兩個輸入端各加一個反相器（NOT）等於反或閘（NOR） (B)在反或閘（NOR）的兩個輸入端各加一個反相器（NOT）等於反及閘（NAND）(C)在及閘（AND）的兩個輸入端各加一個反相器（NOT）等於反或閘（NOR） (D)在或閘（OR）的兩個輸入端各加一個反相器（NOT）等於反及閘（NAND） 。
複選題
84. 數位邏輯 0 與 1 的訊號，可視為控制訊號的來源，下列何者是 1 位元所能表示的輸入訊號？ (A)電燈開關 (B)路燈於天黑自動啟動 (C)電梯開、關門按鈕 (D)原始指紋數位訊號 。
複選題
85. 下列邏輯電路，何者具有反閘功能？ (A)(B)(C)(D)。
複選題
86. 根據布林代數定理，下列敘述何者正確？ (A)XY+XY'=X (B)X(X'+Y)=XY(C)(X+Y)(X+Z)=X+XZ (D)(X+Y)(X+Y')=XY 。
複選題
87. 根據布林代數定理，下列敘述何者正確？ (A)X+XY=X (B)X+XY=Y (C)X(X+Y)=X (D)X(X+Y)=Y 。
88. 有關 n 位元串加器與並加器之敘述，下列何者正確？ (A)串加器僅須使用一個全加器，再配合移位暫存器組合完成 (B)並加器應屬於時序邏輯 (C)並加器須使用 n 個全加器 (D)串加器應屬於組合邏輯 。
89. 下圖所示，其功能下列敘述何者正確？

(A)並列式加法器 (B)並列式減法器(C)串列式移位器 (D)並列式比較器 。
90. 下列 4x1 多工器電路中，哪些輸出函數正確？ (A)(B)(C)(D) 。
91. 下圖之電路，下列敘述何者正確？

(A)為 4 位元格雷碼（Gray code）轉成二進位碼電路 (B)當 G3G2G1G0=0110，B3B2B1B0=0100 (C)當G3G2G1G0=0100，B3B2B1B0=0110 (D)為 4 位元二進位碼轉成格雷碼電路 。
92. 下圖之電路，若目前狀態（A,B）為（0,1），下列敘述何者正確？

(A)前一個狀態為（0,0） (B)輸入 X 為 1 時，下一個狀態為（1,1） (C)輸入 X 為1 時，輸出 Y 為 1 (D)此電路屬於 Moore 有限狀態機 。
93. 若 F(x,y,z)=Σ(0,1,7)，下列敘述何者正確？ (A)F(x,y,z)=π(2,3,4,5,6) (B)F(x,y,z)=x'y'+xyz (C)F(x,y,z)=xyz+xyz'+x'y'z' (D)F(x,y,z)=(x+y+z)(x+y+z')(x'+y'+z') 。
94. 有關循環冗餘校驗（Cyclic Redundancy Check, CRC）電路設計，會使用哪些電路組成？ (A)移位暫存器 (B)XOR (C)全加器 (D)乘法器 。
95. 化簡布林函數 F(A,B,C,D)=Σ(1,5,6,7,14,15)，下列何者正確？ (A)F=A'C'D+BC (B)F=AB+CD' (C)F'=(A+C+D')(B'+C') (D)F'=(B+C)(A'+C'+D) 。
96. 有關下列程式，下列敘述何者正確？

(A)這是一個全加器的 VHDL 程式 (B)這程式使用資料流模式描述法 (C)無論是 A、B 或 CIN 發生變化，程式會同時執形上述指令以更新 SUM 及 COUT (D)本程式指令之執行為串列處理 。
97. 下列哪些硬體描述語言較適用於 IC 設計產業？ (A)VHDL (B)Verilog (C)JAVA (D)Assembly 。
98. 有關 Verilog HDL 資料型態（Data Types）中 Wire（接線）語法，下列敘述何者正確？ (A)wire b , c;表示宣告 2 條接線，且命名為 b 與 c (B)wirea=b&c;表示宣告 1 條接線 a，並指定它為 b&c (C)wire d=1’b0;表示宣告 1條接線，並指定它的值為一個固定值 1 (D)wire d=1’b1;表示宣告 1 條接線，並指定它的值為 2 。
99. 有關下列程式，下列敘述何者正確？

(A)這是一個 4 對 1 多工器的 VerilogHDL 程式 (B)這程式使用 case 敘述描述法 (C)A、B、C、D 必須依序產生變化 (D)S1, S0 是資料選擇線，為輸出端 。
100. 八進位值為 105 可轉換為 (A)BCD 碼 01101001 (B)格雷碼（Gray code）01110111 (C)超三碼（Excess-3 code）10011100 (D)二進位碼 00100101 。
複選題
101. 下列何者為可程式邏輯元件（Programmable Logic Device）？ (A)CPLD(B)FPGA (C)MCU (D)ALU 。
102. 下列何者屬於時序邏輯電路？ (A)累加器 (B)全加器 (C)程式計數器 (D)邏輯運算單元 。
103. 使用兩個 TTL 的邏輯閘，已知 TTL1的特性為 =3mA、=20μA、=18mA、=0.2mA，TTL2的特性為 =1.2mA、=35μA、=9mA、=0.4mA，則下列敘述何者正確？ (A)以 TTL1推動 TTL2時，扇出數為 5 (B)以 TTL1推動 TTL2時，扇出數為 10 (C)以 TTL2推動 TTL1時，扇出數為 3 (D)以 TTL2推動 TTL1時，扇出數為 11 。

申論題 (0)