試題詳解

試卷：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 51-103（2025/12/12 更新）#134862 | 科目：技檢◆數位電子-甲級

試卷名稱：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 51-103（2025/12/12 更新）#134862

年份：114年

科目：技檢◆數位電子-甲級

59. Verilog 語言中，執行下列 timer 模組，下列結果何者錯誤？

(A)t=1 attime 25
(B)t=1 at time 30
(C)t=2 at time 55
(D)t=1 at time 60 。

正確答案：登入後查看