56. Verilog 語言中，下列何者為不合法的敘述？
(A)reg arr[0：15]
(B)wirew[0：7]
(C)eventtrigger
(D)parameter width=8 。

答案：登入後查看
統計： 尚無統計資料