50. 某 MOSFET 數位電路的輸入 A、B 及輸出 Y 波形如圖 ( 三十三 ) 所示,若 + VDD為高準位 (邏輯1 ),0V為低準位(邏輯0),則此數位電路為何? (A) (B)(C)(D)