8.如圖 7 所示為基本邏輯閘所構成的電路圖，若 A,B,C 為數位訊號輸入端，W,X,Y,Z 為數位訊號輸出端，此電路圖可以實現下列何種組合邏輯電路功能？ (A) 具有優先順序的編碼器。 (B) 具有致能功能的解碼器。 (C) 具有致能功能的解多工器。 (D) 具有優先順序的多工器。