一、使用深次微米積體電路製程所製造出的電晶體有不可忽略的漏電流（leakage current）效應，請問一個標準 CMOS 邏輯閘的輸出邏輯值，是否會受到漏電流的影響？請說明理由。（20 分）

四、假設均使用正光阻製程，欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下，設計所有需要的光罩示意圖（以斜線表示光罩上不透光區域，以空白表示透光區域）。並搭配所設計的光罩，由 p-Si 基底開始，依照製程順序列出所有必要的製程步驟，並加以說明。