所屬科目：積體電路技術
(一)熱載子效應（Hot Carrier Effect）的成因與影響
(二)天線效應（Antenna Effect）的成因與影響
(三)何謂 CoWoS 技術與其優勢
(四)何謂熱預算（thermal budget）與其對積體電路製程的影響
(五)就選擇比（selectivity）與蝕刻輪廓（etch profile）兩面向，比較濕蝕刻 （wet etching）與乾蝕刻（dry etching）的優缺點
(一) Qm 的來源（5 分）
(二) Qm 對元件特性或積體電路可靠性的影響（5 分）
(三)降低 Qm 的方法（5 分）
(四)如何使用 BTS（bias-temperature stress）測試估算 Qm 的量（10 分）
(一)在其他製程條件不變下，僅增加氧化時間，使氧化層厚度增加
(二)在其他製程條件不變下，僅增加 nMOSFET 之 -adjust（臨界電壓調 整）之 p 型離子佈植的濃度
(三)在其他製程條件不變下，將 nMOSFET 的閘極由 poly-Si 換成 poly-Si，以及將 pMOSFET 的閘極由 poly-Si 換成 poly-Si
(四)在製造過程中發生硼穿透（boron penetration）至氧化層中
(五)由於清洗製程不完全，導致氧化層產生多餘的不明負電荷
四、假設均使用正光阻製程，欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下，設計所有需要的光罩示意圖（以斜線表示光罩上不透光區域，以空白表示透光區域）。並搭配所設計的光罩，由 p-Si 基底開始，依照製程順序列出所有必要的製程步驟，並加以說明。
阿摩線上測驗
登入
阿摩線上測驗
登入
-adjust（臨界電壓調 整）之 p 型離子佈植的濃度
poly-Si 換成
poly-Si，以及將 pMOSFET 的閘極由
poly-Si 換成
poly-Si