阿摩線上測驗
登入
首頁
>
技檢◆儀表電子-甲級
>
114年 - 11500 儀表電子 甲級 工作項目 07:數位系統 51-77(2025/11/04 更新)#133283
> 試題詳解
複選題
65. 以負緣觸發的 JK 正反器設計非同步計數器時,下列哪些敘述正確?
(A)上數計數器的第 2 級以上的 CLOCK 由前一級的 Q 觸發
(B)下數計數器的第2 級以上的 CLOCK 由前一級的 Q 觸發
(C)上數計數器每一級的輸出為 Q
(D)下數計數器每一級的輸出為 Q 。
答案:
登入後查看
統計:
尚無統計資料
詳解 (共 1 筆)
MoAI - 您的AI助手
B1 · 2025/11/12
#7072162
1. 題目解析 此題目主要是考察學生對...
(共 1086 字,隱藏中)
前往觀看
0
0
其他試題
複選題61. 若 1 位元全加器的輸入與輸出變數分別為 A(被加數)、B(加數)、(進位輸入)、S(和)與 C(進位輸出),當選用 4x1 多工器設計時(如下圖所示)設計C 時,可將 A 與 B 分別接到多工器的選擇線 S1 與 S0,而 0、1 與 當作X0~X3的輸入,則下列哪些正確? (A)X0=1 (B)X1=Ci(C)X2=Ci(D)X3=0 。
#3664884
複選題62. 下列哪些規格與數量的多工器可達成 16x1 多工器的功能?(多工器的輸入與選擇線不可有任何邏輯閘) (A)5 個 4×1 多工器 (B)4 個 4×1 多工器及 3 個2×1 多工器 (C)2 個 8×1 多工器及 1 個 2×1 多工器 (D)11 個 2×1 多工器 。
#3664885
複選題63. 以 JK 正反器設計同步 BCD 計數器,其計數狀態順序為 0000→0001→……→1000→1001→0000,當其他不在上述狀態產生時的下一狀態需為 0000,若 JK 正反器的輸入與輸出由低位元到高位元分別為 J0,K0,Q0;J1,K1,Q1;J2,K2,Q2;J3,K3,Q3,則下列 J 或 K 的輸入哪些是正確? (A)K1=Q2+Q1(B)J0=1 (C)K2=Q3+Q1Q0(D)J3=Q2Q1Q0。
#3664886
複選題64. 以 JK 正反器設計同步 BCD 計數器,其計數狀態順序為 0000→0001→……→1000→1001→0000,當其他不在上述狀態產生時的下一狀態可視為 Don't Care 項,若 JK 正反器的輸入與輸出由低位元到高位元分別為J0,K0,Q0;J1,K1,Q1;J2,K2,Q2;J3,K3,Q3,則下列 J 或 K 的輸入哪些是正確? (A)K0=1 (B)J2=Q1Q0(C)K1=Q2Q1(D)K3=Q1Q0。
#3664887
複選題66. 下圖為不依順序的計數器電路,則下列何者敘述正確? (A)此電路為模 6計數器 (B)計數狀態 2 的下一計數狀態為 3 (C)計數狀態 5 的下一狀態為 4(D)計數狀態 0 的下一狀態為 1 。
#3664889
複選題67. 下列哪些 TTL(Transistor-Transistor-Logic)邏輯族的電氣特性敘述正確?(A)雜訊免疫力≤0.8V (B)輸出電壓>2.4V 為邏輯 1(High) (C)輸入電壓<0.8V為邏輯 0(Low) (D)OR 閘與 NOR 閘,輸入端「浮接」被視為「邏輯1(High)」 。
#3664890
複選題68. 下列哪些 CMOS(Complementary Metal Oxide Semiconductor)邏輯族的電氣特性敘述正確(註:工作電壓為)? (A)雜訊免疫力=0.4(B)輸入電壓>0.7為邏輯 1(High) (C)輸出電壓<0.2為邏輯 0(Low) (D)準位切換時的充電速度受工作電壓 的影響,若 愈大,則其充電速度愈快 。
#3664891
複選題69. 如下所示,VHDL 計數器程式碼,下列哪些敘述正確? (A)為下數計數器(B)為上數計數器 (C)為計數模數 6 的計數器 (D)為計數模數 10 的計數器 。
#3664892
複選題70. 如下所示,VHDL 計數器程式碼,下列哪些敘述正確? (A)110 的下一個狀態為 100 (B)001 的下一個狀態為 100 (C)為計數模數 6 的計數器 (D)為計數模數 5 的計數器 。
#3664893
複選題71. AlteraEPM7064LC44-15 晶片編碼的意義,下列哪些正確? (A)70 表有7000 個 Gates (B)64 表有 64 個 Macro Cells (C)44 表此晶片有 44Pins (D)15表工作頻率為 15MHz 。
#3664894