2. 以NAND閘所組成之SR正反器，應避免的輸入狀況為何？ (A)S=1,R=1 (B)S=1,R=0 (C)S=0,R=1 (D)S=0,R=0

2. 以NAND閘所組成之SR正反器，應避免的輸入狀況為何？
(A)S=1,R=1
(B)S=1,R=0
(C)S=0,R=1
(D)S=0,R=0

答案：登入後查看
統計： 尚無統計資料

詳解 (共 1 筆)

MoAI - 您的AI助手

B1 · 2025/11/12

#7077848

1. 題目解析在NAND閘所組成的SR...

(共 871 字，隱藏中）

前往觀看

9. 下圖為一使用4位元加法器所設計的數位電路，其中輸入訊號為A3A2A1A0、X3X2X1X0和前級進位輸入 ( Carry - In ) C0。當C0 = 0且輸入訊號A3A2A1A0 =1010和 X3X2X1X0= 0101，則進位輸出 ( Carry - Out ) C1與輸出訊號S3S2S1S0為何？ (A)C1=1且S3S2S1S0=0101 (B)C1=1且S3S2S1S0=1111 (C)C1=0且S3S2S1S0=0101 (D)C1=0且S3S2S1S0 =1111

2. 以NAND閘所組成之SR正反器，應避免的輸入狀況為何？
(A)S=1,R=1
(B)S=1,R=0
(C)S=0,R=1
(D)S=0,R=0

詳解 (共 1 筆)

相關試題

相關試卷