23 上述 C 程式，若執行「」輸出的結果為 0028FEF4，則繼續執行「」將會輸出：(A)0(B)10(C)0028FEF4(D)0028FEF8

上述 C 程式，若執行「

」輸出的結果為 0028FEF4，則繼續執行「

」將會輸出：
(A)0
(B)10
(C)0028FEF4
(D)0028FEF8

答案：登入後查看
統計： A(68), B(18), C(117), D(18), E(0) #682777

詳解 (共 2 筆)

葉思妤

B2 · 2021/07/15

#4904620

在c和c++之中，陣列名稱代表該陣列第[...

(共 37 字，隱藏中）

前往觀看

Ivy

B1 · 2020/06/23

#4087043

請問有人可說明一下嗎？

(共 13 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

23

上述 C 程式，若執行「」輸出的結果為 0028FEF4，則繼續執行「」將會輸出：
(A)0
(B)10
(C)0028FEF4
(D)0028FEF8

詳解 (共 2 筆)

相關試題

相關試卷