41. CPLD 和 FPGA 的特性下列何者是錯誤的？
(A)可用 VHDL 語言設計
(B)可用繪電路圖法設計
(C)可用波形法設計
(D)具有燒錄並列 EEPROM 的功能 。

答案：登入後查看
統計： 尚無統計資料

詳解 (共 1 筆)

#7072185
1. 題目解析 本題旨在考察對於CPLD...
(共 832 字，隱藏中）
前往觀看
0
0