422. 如下圖所示為一正緣觸發之 SR 正反器(Flip Flop)邏輯電路，當 S=1，R=0時，則下列時序(clock)、清除(clear)與輸出(Q)為何?

(A)
(B)
(C)
(D) 。

答案：登入後查看
統計： 尚無統計資料

詳解 (共 1 筆)

#6953420
1. 題目解析 本題要求分析一個正緣觸...
(共 997 字，隱藏中）
前往觀看
0
0