8 下列各種現行常用的記憶體中，何者一旦失去電源供應後資料就會消失？ (A)靜態隨機存取記憶體（static RAM） (B)可清除及可程式的唯讀記憶體（EPROM） (C)可用電的方式清除及可程式的唯讀記憶體（EEPROM） (D)快閃記憶體（flash memory）

8 下列各種現行常用的記憶體中，何者一旦失去電源供應後資料就會消失？
(A)靜態隨機存取記憶體（static RAM）
(B)可清除及可程式的唯讀記憶體（EPROM）
(C)可用電的方式清除及可程式的唯讀記憶體（EEPROM）
(D)快閃記憶體（flash memory）

答案：登入後查看
統計： A(666), B(27), C(27), D(93), E(0) #682762

詳解 (共 1 筆)

Ai Ping Chen

B2 · 2019/08/07

#3525997

電腦記憶體可以根據儲存能力與電源的關係可...

(共 472 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

詳解 (共 1 筆)

相關試題

相關試卷