阿摩線上測驗 登入
首頁 > 積體電路技術 > 106年 - 106 公務升官等考試_簡任_電子工程：積體電路技術研究#66330 > 申論題

申論題

試卷：106年 - 106 公務升官等考試_簡任_電子工程：積體電路技術研究#66330
科目：積體電路技術
年份：106年
排序：0

申論題資訊

試卷：106年 - 106 公務升官等考試_簡任_電子工程：積體電路技術研究#66330
科目：積體電路技術
年份：106年
排序：0

申論題內容

一、⑴說明標準 CMOS 邏輯閘和 pseudo-nMOS 邏輯閘在矽面積（Silicon Area）、功率消 耗及雜訊邊限（Noise Margin）上之差異。（10 分）