阿摩線上測驗
登入
首頁
>
數位系統導論
>
96年 - 96 專利商標審查特種考試_三等_資訊工程：數位系統導論#50335
> 申論題
七、請利用解碼器及多個如圖三的 64K×8RAM 組合出 256×8RAM。（15 分）
相關申論題
⑴請將十進位數“125.65625”轉換成十六進位數。（4 分）
#178325
⑵若奇同位位元（odd parity bit）置於最高位元，請寫出“1010101”結合奇同位位元 的結果並說明此技術有何用途。（6 分）
#178326
二、請以最少數量的 NOR 閘且不使用其它邏輯閘的條件下分別設計出與 NOT、OR 和 AND 等邏輯閘的等效電路。（15 分）
#178327
⑵以和之積（product of sum）最簡化式表示 F2(A, B, C, D)=Σm(0, 1, 2, 5, 8, 9, 10)。 （5 分）
#178329
⑶以積之和最簡化式表示 F3(A, B, C, D)=ΠM(1, 3, 4, 6, 9, 11, 12, 14)。（5 分）
#178330
⑷若隨意條件（Don’t care condition）d(A, B, C, D)＝Σm(0, 4, 5, 14)以積之和最簡化 式表示 F4(A, B, C, D)＝Σm(1, 2, 3, 8, 10)。（5 分）
#178331
六、請結合一個 OR 閘、一個 NOT 閘、二個 AND 閘及一個 D 型正反器（Flip-flop）設 計一與 JK 型正反器等效的循序電路（sequential circuit）。（15 分）
#178334
七、請利用圖二的 8×4 ROM設計一組合電路，使以A0A1A2輸入時得一輸出恰為該值的 平方數之二進位模式，除畫出線路圖外亦需列出ROM的真值表。（15 分）
#161886
六、請以 JK 正反器（Flip-flop）設計一計數器，其循環之序列為“0, 1, 2, 4, 5, 6”，請繪 出其狀態表和電路圖。（15 分）
#161885
五、請分別寫出 JK 正反器（Flip-flop）、D 正反器和 T 正反器的特性表（Characteristic table），並以 JK 正反器適度搭配 AND、OR 或 NOT 邏輯閘分別設計出 D 正反器和 T 正反器的等效電路（所使用的邏輯閘個數須最少、甚至不用）。（20 分）
#161884
相關試卷
102年 - 102 專利商標審查特種考試_三等_資訊工程：數位系統導論#44151
102年 · #44151
101年 - 101 專利商標審查特種考試_三等_資訊工程：數位系統導論#44816
101年 · #44816
99年 - 99 專利商標審查特種考試_三等_資訊工程：數位系統導論#46994
99年 · #46994
96年 - 96 專利商標審查特種考試_三等_資訊工程：數位系統導論#50335
96年 · #50335
阿摩線上測驗
登入
阿摩線上測驗
登入
