421. 如下圖所示為一正緣觸發之 JK 正反器(Flip Flop)邏輯電路，當 J=K=1時，則下列時序(clock)與輸出(Q)何者正確?

(A)
(B)
(C)
(D) 。

答案：登入後查看
統計： 尚無統計資料

詳解 (共 1 筆)

#6953421
題目解析 在這道題目中，我們需要了解JK...
(共 886 字，隱藏中）
前往觀看
0
0