7 在 I /O 控制技術中，下列何者指的是數據可不經由中央處理器而在 I /O 設備及主記憶體間傳輸？ (A)programmed I /O (B)interrupt-driven I /O (C)isolated I /O (D)DMA

7 在 I /O 控制技術中，下列何者指的是數據可不經由中央處理器而在 I /O 設備及主記憶體間傳輸？
(A)programmed I /O
(B)interrupt-driven I /O
(C)isolated I /O
(D)DMA

答案：登入後查看
統計： A(17), B(57), C(46), D(316), E(0) #682761

詳解 (共 1 筆)

考試客

B1 · 2016/11/22

#1523609

(A)programmed I /O ...

(共 136 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

7 在 I /O 控制技術中，下列何者指的是數據可不經由中央處理器而在 I /O 設備及主記憶體間傳輸？
(A)programmed I /O
(B)interrupt-driven I /O
(C)isolated I /O
(D)DMA

詳解 (共 1 筆)

相關試題

相關試卷