阿摩線上測驗
登入
首頁
>
積體電路技術
>
102年 - 102 公務升官等考試_簡任_電子工程:積體電路技術研究#43806
> 申論題
四、請分別敘述半導體中兩種摻雜技術的特性及不同處。若要形成 MOS 元件的 Source /Drain 應採何者較合宜?(20 分)
相關申論題
一、何謂 CMOS n-well 技術?試繪剖面圖(cross-sectional view)說明 NMOS 及 PMOS 的結構。同時將兩者均採操作於 Saturation Mode 之下畫出其通道形式。注意通道 厚度、長度並標示出 Source 及 Drain 兩端點的位置。(20 分)
#142175
二、討論 N 型 Si 基板與金屬的 Heterojunction 接面,因為製程上有什麼差異,因此而 會形成肖基二極體(Schottky Barrier Diode)或歐姆接觸(Ohmic Contact)兩種不 同的元件行為。(20 分)
#142176
三、為了製程可靠度的要求,CMOS 製程可能在製作過程面臨 Antenna effects issue(天 線效應)問題,請簡要敘述該問題及其解決方法。(20 分)
#142177
五、矽晶體之晶格常數為 5.43 埃,請依此計算出矽晶體之體積密度,即一立方公分的矽 晶體約有多少個矽原子?並說明矽晶體摻雜 Nd 及 Na 時,合理的濃度值範圍應為多 少較合宜?(20 分)
#142179
四、假設均使用正光阻製程,欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下,設計所有需要的光罩示意圖(以斜線表示光罩上不透光區域,以空白表示透光區域)。並搭配所設計的光罩,由 p-Si 基底開始,依照製程順序列出所有必要的製程步驟,並加以說明。
#554255
(五)由於清洗製程不完全,導致氧化層產生多餘的不明負電荷
#554254
(四)在製造過程中發生硼穿透(boron penetration)至氧化層中
#554253
(三)在其他製程條件不變下,將 nMOSFET 的閘極由 poly-Si 換成 poly-Si,以及將 pMOSFET 的閘極由 poly-Si 換成 poly-Si
#554252
(二)在其他製程條件不變下,僅增加 nMOSFET 之 -adjust(臨界電壓調 整)之 p 型離子佈植的濃度
#554251
(一)在其他製程條件不變下,僅增加氧化時間,使氧化層厚度增加
#554250
相關試卷
114年 - 114 高等考試_二級_電子工程:積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程:積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程:積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程:積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程:積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程:積體電路技術研究#41686
104年 · #41686