阿摩線上測驗
登入
首頁
>
電路學
> 99年 - 99 高等考試_二級_電子工程:高等電子電路學(包括類比與數位)#27564
99年 - 99 高等考試_二級_電子工程:高等電子電路學(包括類比與數位)#27564
科目:
電路學 |
年份:
99年 |
選擇題數:
0 |
申論題數:
20
試卷資訊
所屬科目:
電路學
選擇題 (0)
申論題 (20)
⑴請繪出變壓器輸出端之間的電壓波形,並註明峰值電壓。(5 分)
⑵請繪出整流器的輸出電壓(V
out
)波形,並註明峰值電壓。(5 分)
⑶求流經二極體的最大電流。(2 分)
⑷圖中所使用的二極體,其最小需承受之峰值反向電壓(peak inverse voltage)為何? (3 分)
【已刪除】⑴求 JFET 的 Q-point,即 JFET 之偏壓電路造成的端電壓及電流 V
G
、V
S
、V
D
及 I
D
。 已知此 JFET 的 I
DSS
= 12 mA,V
GS(off )
= –3 V,且 I
D
可由下式求出:
I
D=
(6 分)
⑵請說明圖二中電容器 C
1
、C
2
、C
3
及電阻器 R
S
的作用。(3 分)
⑶求共源極放大器的中頻(midrange)電壓增益 A
v(mid)
。(8 分)
⑷若電晶體中 C
gd
= 3 pF、C
gs
= 5 pF,導出輸入 RC 電路並求其對應之高 3 dB 頻率。 (5 分)
⑸導出輸出 RC 電路並求其對應之高 3 dB 頻率。(5 分)
⑴若要確保任一電晶體操作於截止區,其最高可容許的輸入電壓 V
IL
為何?(3 分)
⑵若要確保電晶體 Q
1
進入飽和區,V
IN1
最低的輸入電壓為何?(4 分)
⑶若已知電晶體 Q2 操作於飽和區,使 Q1 進入飽和區的最低的輸入電壓 VIN1 為何? 綜合上列結果,此邏輯閘的 VIH為何?(5 分)
⑷此邏輯閘的功能為何?請以真值表說明。 (5 分)
⑸若此邏輯閘的輸出可接到多個同型邏輯閘, 若可允許的雜訊為 1 V 時,則最大的扇出 (fanout)數為何?(5 分)
⑴請說明為何放大器要求高輸入阻抗、低輸出阻抗。(4 分)
⑵一般而言,負回授電路可增大輸入阻抗。試導出圖四(a)之非反相式負回授(noninverting negative feedback)運算放大器電路的輸入阻抗。(6 分)
⑶圖四(b)為方波振盪器(square-wave generator)。若 R
1
= R
3
= 10 kΩ、R
2
= 20 kΩ、 C = 0.01 μF、運算放大器之最高及最低輸出電壓為±15 V;試繪出 V
out
及 V
C
之波 形,並求出此振盪器之振盪頻率。(10 分)
⑴當 V
D
為 5 V 時,nMOS 電晶體的操作區域為何?求輸出電 壓 V
S
。(6 分)
⑵當 V
D
為 3 V 時,nMOS 電晶體的操作區域為何?求輸出電 壓 V
S
。(6 分)
⑶由上述結果說明 nMOS 電晶體作為開關(switch)(非理想 開關)時在實際電路上產生的問題。(4 分)