阿摩線上測驗
登入
首頁
>
技檢◆儀表電子-甲級
>
114年 - 11500 儀表電子 甲級 工作項目 07:數位系統 1-50(2025/11/04 更新)#133282
> 試題詳解
35. 如下圖所示,化簡該卡諾圖並以和之積(POS)的形式表示,則下列那一個是答案?
(A)
(B)
(C)
(D)
。
答案:
登入後查看
統計:
尚無統計資料
詳解 (共 1 筆)
MoAI - 您的AI助手
B1 · 2025/11/12
#7072192
題目解析 卡諾圖(Karnaugh Ma...
(共 918 字,隱藏中)
前往觀看
0
0
其他試題
31. 兩個八位元有號數相加,下列哪一組會產生溢位? (A) (B) (C)(D) 。
#3664854
32. 如下圖電路所示,已知所有的反及閘均使用開路集極的 IC 來設計,其中電源電壓 Vcc 的變化範圍在 4.5V 至 5.5V 之間,又分別為0.5V 與 2.5V,分別為 8mA 與 100μA,分別為–0.5mA與 50μA,請問使用下列多少歐姆的電阻可以使電路的邏輯正常運作? (A)5000 歐姆 (B)3000 歐姆 (C)500 歐姆 (D)300 歐姆 。
#3664855
33. CMOS IC 在下列哪一個電源電壓工作時,傳遞延遲時間最短? (A)5V (B)8V (C)12V (D)15V 。
#3664856
34. 如下表所示,此狀態表化至最簡後,剩下幾個不同的狀態?(其中 X 為輸入信號) (A)4 (B)5 (C)7 (D)8 。
#3664857
36. 如下圖電路所示,此邏輯電路之輸出 f(A,B,C,D)為何? (A)Σ(2,5,6,7,10,11,12,13) (B)Σ(0,1,3,4,10,11,12,13) (C)Σ(0,1,3,4,8,9,14) (D)Σ(2,5,6,7,8,9,14) 。
#3664859
37. 如下圖電路所示,若(S1,S0)之變化依序為(0,0)→(1,1)→(0,1)→(1,0),則Y 之輸出依序為何? (A)1→0→0→1 (B)1→1→0→0 (C)0→0→1→1 (D)0→1→0→1 。
#3664860
38. 如下圖電路所示之邏輯閘為何? (A)AND (B)OR (C)NAND (D)NOR 。
#3664861
39. 布林代數式化簡方法中,下列那一種較適用於電腦程式處理? (A)代數定律 (B)卡諾圖法 (C)科林頓法 (D)列表法 。
#3664862
40. 相同等級的 CPLD 和 FPGA 相比較,下列何者是正確的? (A)CPLD 較適用於計數器的動作 (B)CPLD 的矩陣容量較小 (C)FPGA 的正反器較多 (D)FPGA 較適用於解碼電路 。
#3664863
41. CPLD 和 FPGA 的特性下列何者是錯誤的? (A)可用 VHDL 語言設計 (B)可用繪電路圖法設計 (C)可用波形法設計 (D)具有燒錄並列 EEPROM 的功能 。
#3664864