試題詳解

試卷：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861 | 科目：技檢◆數位電子-甲級

試卷名稱：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861

年份：114年

科目：技檢◆數位電子-甲級

47. 於 CMOS 邏輯族中，一個多輸入 NAND 未使用的輸入端應如何處置，以避免產生誤動作？
(A)接至 Vss
(B)接至 Vdd/3
(C)空接
(D)接至已使用的輸入端。

正確答案：登入後查看