試題詳解

試卷：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861 | 科目：技檢◆數位電子-甲級

試卷名稱：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 1-50（2025/12/12 更新）#134861

年份：114年

科目：技檢◆數位電子-甲級

50. VHDL 語言中，在 PACKAGE 中宣告的 SIGNAL 之信號為 global signal，ENTITY 需要使用 PACKAGE 中宣告的 SIGNAL 前，則須聲明何種字句？
(A)PORT
(B)TYPE
(C)RECORD
(D)USE 。

正確答案：登入後查看