題組內容

二、圖二(a)是一個 CMOS 邏輯閘，其中 VDD =5 V，臨界電壓 Vth(n)= –Vth(p)=1 V， kn ' =kp ' = 0.2 mA/V2 ，負載電容 CL= 2 pF，各電晶體的 W/L= 1。NMOS 的電流電壓關 係式如圖二(b)。

⑴請列出輸出 Y 與輸入 A 及 B 的關係。請問這是什麼邏輯閘？（5 分）