阿摩線上測驗
登入
首頁
>
初等/五等/佐級◆電子學大意
>
101年 - 101 地方政府特種考試_五等_電子工程:電子學大意#28930
> 試題詳解
25 下圖電路為一個使用增強型 PMOS 及 NMOS 所組成之邏輯閘電路,請問此電路所實現之輸出 Y 為何?
(A)Y=(A+BC)D
(B)Y=A(B+C) + D
(C)Y=
(D)Y=
答案:
登入後查看
統計:
A(9), B(2), C(118), D(19), E(0) #979578
詳解 (共 1 筆)
pole~zero
B1 · 2015/11/20
#1195999
(共 1 字,隱藏中)
前往觀看
3
0
私人筆記 (共 1 筆)
Alice
2025/12/28
私人筆記#7679420
未解鎖
(共 0 字,隱藏中)
前往觀看
1
0
其他試題
21 下圖中電路的放大器為一理想運算放大器,此電路的輸入電阻為何? (A) 10 kΩ (B) 30 kΩ (C) 60 kΩ (D) 80 kΩ
#979574
22 下圖中為一轉阻放大器,其電壓輸出 Vo 為何?(A)-2 V (B) 2 V (C)-5 V (D) 5 V
#979575
23 如下圖所示之電路,其 MOS 電晶體參數: μn Cox =0.5mA/V2 , VTN=0.4V , λ = 0, γ =0 ; 假如 ,v I = 3.3 V, φ = 3.3 V ,求準穩態(quasi steady-state)輸出電壓為何? (A) 2.4 V (B) 2.9 V (C) 3.3 V (D) 3.6 V.
#979576
24 有一邏輯閘電路如下圖所示,其中數位邏輯閘使用整個電路相同的電源 VDD與接地,但並未顯示於 此電路圖中,而且輸入電壓大致以VDD/2 為高低準位的判斷界限。設 NOR 閘 U1、U2 的延遲時間τNOR 遠小於電阻 R 電容 C 所組成的時間常數τ RC = RC,今於 A 點輸入一脈波如下圖所示,其中 1 代表高準位,0 代表低準位,此脈波在第Ⅱ區的寬度t >>τ RC 。試研判針對輸出 Y 的波形何者描述 最為可能? (A) Y 在第Ⅰ、Ⅲ區為穩定的低準位輸出 Ⅰ Ⅱ Ⅲ (B) Y 在第Ⅰ、Ⅲ區為穩定的高準位輸出 (C) Y 在第Ⅱ區為穩定的低準位輸出 (D) Y 在第Ⅱ區為穩定的高準位輸出
#979577
26 下圖 CMOS 邏輯閘的輸入端為 A 和 B,輸出 Y 以正邏輯表示為何? (A) Y=AB (B) Y= A+B (C)Y = (D)Y=
#979579
27 有一BJT,其β=100,已知在室溫下熱電壓VT=25mV,IC=1mA,則該BJT之小訊號參數rπ值為: (A) 25Ω (B) 250Ω (C) 2.5kΩ (D) 25kΩ
#979580
28 在 BiCMOS 的數位電路中,使用 BJT 電晶體是基於它的那一個優點? (A)低消耗功率 (B)高輸入阻抗 (C)寬雜訊邊界 (D)高電流驅動能力
#979581
29 下列那一種記憶體在儲存資料設定後不會再更改? (A) ROM (B) DRAM (C) SRAM (D) Flash Memory
#979582
30 下圖為交換電容積分器電路(Switched-Capacitor Integrator),已知 U1為理想運算放大器,Φ1與Φ 2為 不重疊的雙相時脈(Nonoverlapping Two-Phase Clock),用來控制電晶體 的開關狀態。若 欲獲得反相輸出,試問 、 與C之時脈如何規劃? (A) A =Φ 2 ; B =Φ1 ;C =Φ 2 (B) A =Φ 2 ; B =Φ 2 ;C =Φ1 (C)A =Φ1 ; B =Φ 2 ;C =Φ 2 (D) A =Φ1 ; B =Φ1 ;C =Φ 2
#979583
31 一維持工作於飽和模式(Saturation Mode)的MOSFET,若其過驅電壓(Overdrive Voltage)VOV增為兩 倍,則其汲極電流ID會如何變化? (A)增為 4 倍 (B)增為 2 倍 (C)減為一半 (D)減為四分之一
#979584